سلسلة من الدروس في لغة توصيف العتاد الصلب VHDL

السلام عليكم ..

سأقوم بعرض سلسلة من الدروس لـ لغة توصيف العتاد الصلب VHDL

التي يتم إعطاءها في مادة البنية

كلية هندسة المعلومات

جامعة الخليج الخاصة

سورية

م. زين العابدين حاج حمّادة

استخدام برنامج ModelSim لمحاكاة توصيف العتاد الصلب بلغة الـــ VHDL

الدرس الأول : مقدمة عن لغة توصيف العتاد الصلب VHDL

الدرس الثاني : لغة توصيف العتاد الصلبVHDL

الدرس الثالث : VHDL و بيئة العمل

الدرس الرابع – VHDL\المحاكاة و البنية الهرمية

الدرس الخامس – الدارات التتابعية

الدرس السادس – ذاكرة المعطيات (الحلقات و المصفوفات)

الدرس السابع – التوابع Functions

الدرس الثامن – بناء معالج بسيط – 16 بت (1)

الدرس التاسع – بناء معالج بسيط – 16 بت (2)

الدرس العاشر – بناء معالج بسيط – 16 بت (3)

الدرس الحادي عشر – بناء معالج بسيط – 16 بت (4)

الدرس الثاني عشر – بناء معالج بسيط – 16 بت (5)

بناء معالج بسيط – 16 بت – استكمال بيئة العمل

الدرس الثالث عشر – بناء معالج خاص ذو بنية تفرعية

استخدام برنامج ModelSim لمحاكاة توصيف العتاد الصلب بلغة الـــ VHDL

Quartus & ModelSim over GNU/Linux

About زين العابدين

مهندس حواسيب - معهد IDA - جامعة Braunshweig التقنية.
هذا المنشور نشر في دروس تعليمية. حفظ الرابط الثابت.

رد واحد على سلسلة من الدروس في لغة توصيف العتاد الصلب VHDL

  1. يقول ne'am:

    السلام عليكم … كيف يمكنني قراءة محتويات ملف (يحتوي على نقاط مضلعات (integer)) وادخاله على مصفوفه في ال vhdl لاستخدامها في البرنامج … ولكم جزيل الشكر

أضف تعليقاً

إملأ الحقول أدناه بالمعلومات المناسبة أو إضغط على إحدى الأيقونات لتسجيل الدخول:

WordPress.com Logo

أنت تعلق بإستخدام حساب WordPress.com. تسجيل خروج   / تغيير )

صورة تويتر

أنت تعلق بإستخدام حساب Twitter. تسجيل خروج   / تغيير )

Facebook photo

أنت تعلق بإستخدام حساب Facebook. تسجيل خروج   / تغيير )

Google+ photo

أنت تعلق بإستخدام حساب Google+. تسجيل خروج   / تغيير )

Connecting to %s